一、板级电路整体架构

我接下来一段时间学习的就是“勇敢的芯”FPGA 实验平台，它是特权同学和至芯科技携手打造的一款基于Altera Cyclone IV FPGA 器件的入门级 FPGA 学习平台
FPGA 实验板实物图如图所示

这是整板的外设器件的示意图。
FPGA 实验板接口芯片连接如图所示

二、电源电路

与任何电子元器件一样，FPGA 器件需要有电源电压的供应才能工作。尤其对于规模较
大的器件，其功耗也相对较高，其供电系统的好坏将直接影响到整个开发系统的稳定性。所以，设计出高效率、高性能的 FPGA 供电系统具有极其重要的意义。
不同的 FPGA 器件、不同的应用方式会有不同的电压电流的需求。

简单的归纳，可以将 FPGA 器件的电压需求分为三类：核心电压、I/O 电压和辅助电压。
（1）核心电压：是 FPGA 内部各种逻辑电路正常工作运行所需要的基本电压，该电压用于保证FPGA 器件本身的工作。通常选定某一款 FPGA 器件，其核心电压一般也都是一个固定值，不会因为电路的不同应用而改变。核心电压值可以从官方提供的器件手册中找到。
（2）I/O 电压：顾名思义便是 FPGA 的 I/O 引脚工作所需的参考电压。在引脚排布上，FPGA 与ASIC 最大的不同，便是 FPGA 所有的可用信号引脚基本都可以作为普通 I/O 使用，其电平值的高低完全由器件内部的逻辑决定。当然了，它的高低电平标准也受限于所供给的 I/O 电压。任何一片 FPGA 器件，它的 I/O 引脚通常会根据排布位置分为多个 bank。同一个 bank 内的所有 I/O 引脚所供给的 I/O 电压是共用的，可以给不同的 bank 提供不同的 I/O 电压，它们彼此是不连通的。因此，不同 bank 的不同 I/O 电压为 FPGA 器件的不同接口应用提供了灵活性。这里举一个例子，Cyclone IV 系列器件的某些 bank 支持 LVDS 差分电平标准，此时器件手册会要求设计者给用于 LVDS 差分应用的 bank 的 I/O 电压供 2.5V 电压，这就不同于一般的 LVTTL 或 LVCOMS 的 3.3V 供电需求。而一旦这些用于 LVDS 传输的 I/O bank 电压供给为2.5V，那么它就不能作为 3.3V 或其他电平值标准传输使用了。
（3）辅助电压：除了前面提到的核心电压和 I/O 电压，FPGA 器件工作所需的其它电压我们通常都称为辅助电压。例如 FPGA 器件下载配置所需的电压，当然了，这里的辅助电压值可能与核心电压值或 I/O 电压值是一致的。很多 FPGA 的 PLL 功能块的供电会有特殊要求，也可以认为是辅助电压。由于 PLL 本身是模拟电路，而 FPGA 其他部分的电路基本是数字电路，因此 PLL的输入电源电压也很有讲究，需要专门的电容电路做滤波处理，而它的电压值一般和I/O电压值不同。此外，例如 Cyclone V GX 系列 FPGA 器件带高速 Gbit 串行收发器，通常有额外的参考电压；MAX10 系列器件的 ADC 功能引脚电路也需要额外的参考电压；一些带 DDR3控制器功能的 FPGA 引脚上通常也有专门的参考电压……诸如此类的参考电压我们都可以归类为 FPGA 的辅助供电电压，在实际电源电路连接和设计过程中，都必须予以考虑。
在 LDO 稳压器、DC/DC 芯片或电源模块的选择上，一般遵循以下原则：
● 电流低于 100mA 的电压可以考虑使用 LDO 稳压器产生，因为电路简单、使用元器件少、PCB 面积占用小，且成本也相对低廉。
● 对电源电压的纹波极为敏感的供电考虑使用 LDO，如 CMOS Sensor 的模拟供电电压、ADC 芯片的参考电压等。
● 除了上述情况，一般电流较大、对电源电压纹波要求不高的情况，都尽量考虑使用DC/DC 电路，毕竟它能够提供大电流供电，且提供最好的电源转换效率。
● 对于电源模块，笔者见到最多的是军工等成本不敏感、板级 PCB 空间较大的应用中使用，它其实是 LDO 稳压器和 DC/DC 电路优势的整合。
通常而言，对于 FPGA 器件的电源方案的选择以及电源电路的设计，一定要事先做好前期的准备工作，如以下几点是必须考虑的：
● 器件需要供给几档电压，压值分别是多少？
● 不同电压档的最大电流要求是多少？
● 不同电压档是否有上电顺序要求？（大部分的 FPGA 器件是没有此项要求的）
● 电源去耦电容该如何分配和排布？
● 电源电压是否需要设计特殊的去耦电路？

电源电路示意图如上图所示

• 说到电源，也不能不提一下地端（GND）电路的设计，FPGA 器件的地信号通常是和电压配对的。一般应用中，统一共地连接是没有问题的，但也需要注意特殊应用中是否有隔离要求。FPGA器件的引脚引出的地信号之间通常是导通的，当然也不能排除有例外的情况。如果漏接个别地信号，器件通常也能正常工作，但是笔者也遇到过一些特殊的状况，如Altera的 Cyclone III 器件底部的中央有个接地焊盘，如果设计中忽略了这个接地信号，那么FPGA很可能就不干活了，因为这个地信号是连接 FPGA 内部的很多中间信号的地端，它并不和FPGA的其它地信号直接导通。因此，在设计中也一定要留意地信号的连接，电源电路的任何小疏忽都有可能导致器件的罢工。

• 在我们所设计的这个实验平台上，如电源电路示意图所示，由 PC 的 USB 端口进行供电，通常可以提供 5V/0.5A 的电压和电流。5V电压输入到两个 DC/DC 电路分别产生 3.3V 和 1.2V 的电压，DC/DC 芯片支持的最大电流可以达到 3A，当然我们的FPGA 器件实际上根本不需要这么大的电流。之所以采用 DC/DC 电路产生 3.3V 和 1.2V 电压，是考虑到 3.3V 是FPGA 的 I/O电压，也是板上大多数外设的供电电压，它的电流相对较大；而 1.2V 是 FPGA器件的核电压，电流也较大；因此，它们使用 DC/DC 电路更合适，既可以保证较大电流需求，也能够实现更好的电源转换效率。而 2.5V电压使用 3.3V 转 2.5V 的 LDO 电路，是由于 2.5V 仅仅只是 FPGA的下载配置电路使用，电流相对较小，它对转换效率要求也不高，使用简单的 LDO 电路来得 更“经济实惠”一些。