AHB_SRAMC问答题

1. AHB-SRAM控制器在SOC芯片中的作用是什么？
   • AHB-SRAM控制器用来控制系统对RAM进行读写操作；
2. AHB总线
   • 两个phase：address phase 和 data phase的含义
   1. • address phase：地址相位，持续单周期，用于准备传输地址和控制信号；
      • data phase：  数据相位，准备传输数据；
        • 单周期-HREADY拉高，数据有效；
        • 多周期-通过HREADY拉低来扩展传输周期，最终HREADY拉高，传输完成；
   •  传输类型：HTRANS[1:0]
     • IDLE: Master被授权访问总线但不执行传输，Slave需提供OKAY响应；       

     • BUSY：总线正在执行一个burst传输，下次传输不能马上进行；

     • NONSEQ: 一次操作的开始：burst的第一个传输，或者一个单一传输；       

     • SEQ: burst传输中剩下的传输。

   • 传输大小：HSIZE[2:0]
     • 000：8bit=1byte，字节传输；
     • 001：16bit=2byte，半字传输；
     • 010：32bit=4byte，字传输；
     • 011：64bit=8byte，
     • 100：16byte，4字线；
     • 101：32byte，8字线；
     • 110：512位；
     • 111：1024位；
   • 突发类型：HBURST[2:0]
     • single：单一传输；
     • incr：不指定长度传输；
     • wrap4：4拍回环；
     • incr4：4拍增量；
     • wrap8：8拍回环；
     • incr8：8拍增量；
     • wrap16：16拍回环；
     • incr16：16拍增量；
   • AHB-slave响应：HRESP[1:0]
     • 00：OKAY，HEAADY为高；
     • 01：ERROR，HEAADY为低；
     • 10：RETRY，HEAADY为低；
     • 11：SPLIT，HEAADY为低；
   • 如何设计AHB-slave接口：
     • 根据AHB规范中的slave接口时序图进行接口定义，通过interface module 将验证平台的接口进行例化，为了后续验证平台搭建的方便，将接口进行modport的分类；
3. SRAM接口协议：
   • 接口时序特点(数据读写时序图)
     • 从机复位时序：
       

     •  从机主要的时序参数：

       
4. AHB-SRAM控制器如何实现低功耗：
   • 支持8/16/32位读写操作；
   • 支持bank操作，64kb的地址空间划分为2个bank，每个bank的地址空间是32kb；
5. AHB-SRAM控制器的设计架构图：
   
6. hready和hready_resp的区别是什么，AHB总线如何实现这两个信号？
   • 在sram中hready作为hready的输入，hready_resp作为hready的输出；
   • 主要是为了解决在pipline传输过程中数据相位和地址相位重叠的响应时，同一相位的多个slave有需要hready拉低的需求，这样的话传输成功的slave就可能收到重复地址的数据，传输错误；
   • 通常会在AHB—slave端多出一个输入hready_in；
     • 对于hready_out有两种处理方式：
       • 通过一个mux，把在data phase的slave的hreadyout作为输入连接到所有的slave；
       • 把所有的slave的hreadyout相与，然后再连接到所有的slave；
   • AHB必须看到hready_in&hready_out，才会认为一次传输成功；
   • 默认hready_out = 1；