九、RISC-V SoC外设——SPI接口 代码讲解

上一篇博文中注释了RISC-V SoC的GPIO外设模块，现在来介绍SPI外设模块。

另外，在最后一个章节中会上传额外添加详细注释的工程代码，完全开源，如有需要可自行下载。

目录

0 RISC-V SoC注解系列文章目录

1. 结构

2. SPI模块

2.1 基础知识

2.2 输入和输出端口

2.3 SPI代码注解

参考：

0 RISC-V SoC注解系列文章目录

零、RISC-V SoC软核笔记详解——前言

 一、RISC-V SoC内核注解——取指

 二、RISC-V SoC内核注解——译码

三、RISC-V SoC内核注解——执行

四、RISC-V SoC内核注解——除法（试商法）

五、RISC-V SoC内核注解——中断

六、RISC-V SoC内核注解——通用寄存器

七、RISC-V SoC内核注解——总线

八、RISC-V SoC外设注解——GPIO

九、RISC-V SoC外设注解——SPI接口

十、RISC-V SoC外设注解——timer定时器

十一、RISC-V SoC外设注解——UART模块（终篇）

1. 结构

如下图，SPI模块也是通过总线与内核进行交互的。

2. SPI模块

2.1 基础知识

• SPI是串行外设接口（Serial Peripheral Interface）的缩写，是一种高速的，全双工，同步的通信总线。
• SPI通讯协议的优点是支持全双工通信，通讯方式较为简单，且相对数据传输速率较快；缺点是没有指定的流控制，没有应答机制确认数据是否接收。
• 一主多从（无论有多少个从设备，都共同使用这3条总线；而每个从设备都有独立的这一条 CS_N 信号线，低电平有效）如下图所示：