重温FPGA开发35

发布时间:2024-08-09 10:01

FIFO模型与场景应用

FIFIO first in first out
只能顺序存取
FIFO的基本场景?
FPGA内部有个计数器,以50MHz的频率计数,此时,我们希望随机截取计数器连续256个计数周期的值发到电脑上进行分析处理。

  1. 用串口发送到电脑上。(数据产生速率大于数据消费速率)
    我们就需要使用存储器先将这256个数据存储起来,再由串口慢慢发送到电脑
  2. 任意脉冲信号发生器:由电脑通过串口发送256个14位的数据到FPGA,FPGA再把这256个数据,以50MHz的输出速率送给DAC,产生脉冲信号。11520,需要FPGA将256个数据完全接受到并存储后,再一次性送给DAC输出(数据产生数量小于数据消费速率)

256深度,在写第256个数据,FIFO内部实际当前还是只有255个数据,就没有full信号

prog_full 信号 就是可能已经满了,发送一个信号。

自己通过仿真验证的方式,来验证fifo各个端口的功能和时序。
就写300个数据到FIFO,然后写256个数据到FIFO,读512个数据,和读 520个数据,边写边读。

重点理解:fifo的应用场景和模型,在看xilinx提供的fifo IP

ItVuer - 免责声明 - 关于我们 - 联系我们

本网站信息来源于互联网,如有侵权请联系:561261067@qq.com

桂ICP备16001015号