发布时间:2022-12-28 11:30
链接:https://pan.baidu.com/s/1dI7-JLtkzox0oFaLiF36Qg?pwd=2333
提取码:2333
–来自百度网盘超级会员V5的分享
以下是较为清晰的电路图的连接图。
然后直接说重点,存入和读取的步骤。
以下的设置为1即为将按钮拨为朝上,打开什么按钮就是置为零。
首先是设置电路的初始状态,MR置为一,CE置为一,SW-BUS置为一。
一、存入(以存入11H为例)
1.调节SW7~SW0为存入的地址00000001,LDAR和WE都置为一,打开SW-BUS,点击P2,(观察中间一排灯泡仅最后一个亮即操作无误)
2.关闭SW-BUS,调节SW7~SW0为存入的数据00010001,打开SW-BUS,然后打开CE,点击P1,(观察上面一排灯泡为00010001,1为亮0为暗,即操作无误),关闭CE,关闭SW-BUS。
3.重复上述过程直至全部存入。
全部存入后的存储器内部的数据图像如下图。
(补充)报告中的思考部分
思考与分析
二、读取
接着上文说到的最后存入完成,此时SW-BUS处于关闭状态,依旧以读取11H为例
1.调整SW7~SW0为00000001,然后打开SW-BUS,然后点击P2,然后打开CE和WE,(观察上面一排灯泡为00010001,1为亮0为暗,即操作无误),关闭CE,关闭SW-BUS。
2.重复上述过程,直至完成所有数据的读取。
三、如何导入我的电路图
点击打开,在路径中找到我的文件如图
点击打开
四、如何查看存储器数据以及更改线条颜色
第一个存储器芯片设置为查看存储器,点击后在箭头所指处打开自己的存储器即可。
工具里的第二项更改线条颜色,点击后选择自己想要的颜色然后点击Enter即可。
Vue2-Vue3.0学习笔记(2021年黑马程序员最新视频)
【Pygame实战】你说神奇不神奇?吃豆人+切水果结合出一款你没玩过的新游戏!(附源码)
RK356x U-Boot研究所(命令篇)3.4 mem内存相关命令的用法
zynq FPGA 的双目视觉毕业设计(六)之硕士论文学习总结
梯度下降(Gradient Descent)算法 清晰展现过程
【Xilinx Vivado 时序分析/约束系列11】FPGA开发时序分析/约束-FPGA DDR-PLL接口的 input delay 约束优化方法
自动写诗APP项目、基于python+Android实现(技术:LSTM+Fasttext分类+word2vec+Flask+mysql)第一节